日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 7月25日

出願番号 Application Number:

特願2002-216174

[ST.10/C]:

[JP2002-216174]

出 願 人 Applicant(s):

パイオニア株式会社 ・静岡パイオニア株式会社

2003年 1月 7日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

56P0692

【提出日】

平成14年 7月25日

【あて先】

特許庁長官 殿

【国際特許分類】

G09G 3/18

【発明者】

【住所又は居所】

山梨県中巨摩郡田富町西花輪2680番地 静岡パイオ

ニア株式会社 甲府事業所内

【氏名】

重田 哲也

【発明者】

【住所又は居所】

山梨県中巨摩郡田富町西花輪2680番地 静岡パイオ

ニア株式会社 甲府事業所内

【氏名】

長久保 哲朗

【特許出願人】

【識別番号】

000005016

【氏名又は名称】 パイオニア株式会社

【特許出願人】

【識別番号】

398050283

【氏名又は名称】

静岡パイオニア株式会社

【代理人】

【識別番号】

100083839

【弁理士】

【氏名又は名称】

石川 泰男

【電話番号】

03-5443-8461

【手数料の表示】

【予納台帳番号】

007191

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1 .

特2002-216174

【物件名】

図面

【物件名】

要約書 1

【包括委任状番号】

9102133

【包括委任状番号】

0106474

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 表示パネル駆動装置、表示制御装置および駆動装置

【特許請求の範囲】

【請求項1】 表示制御データを記憶するメモリと、第1の周波数の第1の クロックに基づいて前記メモリから前記表示制御データを読み出す読出し手段と 、前記読出し手段により読み出された前記表示制御データを転送するデータ転送 手段と、前記データ転送手段により転送された前記表示制御データに基づいて表 示パネルを駆動する表示パネル駆動部とを備えた表示パネル駆動装置において、

前記メモリとデータ転送手段の間にクロック変換回路を設けたことを特徴とする表示パネル駆動装置。

【請求項2】 前記クロック変換回路はFIFOメモリを具備し、

前記FIFOメモリには前記第1のクロックに基づいて前記表示制御データが書き込まれ、前記第1のクロックとは独立に設定された第2の周波数の第2のクロックに基づいて、前記FIFOメモリに書き込まれた前記表示制御データが読み出されることを特徴とする請求項1に記載の表示パネル駆動装置。

【請求項3】 前記データ転送手段は、前記第2のクロックに同期してn倍の周波数の第3クロックおよび前記第2の周波数の第4のクロックを発生する第1のPLL回路と、

前記第1のPLL回路から出力される前記第3のクロックに基づいて前記表示 制御データをパラレル/シリアル変換するパラレル/シリアル変換器と、

前記パラレル/シリアル変換器によりシリアル変換された信号を差動シリアル 伝送方式に従った信号に変換して伝送ラインを介して転送する転送部と、

前記伝送ラインを介して転送された前記表示制御データを受信する受信部と、 前記第1のPLL回路から出力され前記伝送ラインを介して伝送された前記第 4のクロックに同期してn倍の周波数の第5のクロックおよび前記第4のクロッ クと同一周波数の第6のクロックを発生する第2のPLL回路と、

前記第2のPLL回路から出力される前記第5のクロックに基づいて、受信された前記表示制御データをシリアル/パラレル変換するシリアル/パラレル変換 器と、を備えることを特徴とする請求項1または2に記載の表示パネル駆動装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、プラズマディスプレイパネルなどのマトリクス方式の表示パネルを 駆動する表示パネル駆動装置等に関する。

[0002]

【従来の技術】

特開平11-95713号公報には、表示装置内においてデジタルデータである画像データ等をライン上で伝送する表示パネル駆動装置が記載されている。ここでは、このデジタル信号をLVDS (Low Voltage Differential Signaling)で伝送する方式 (差動シリアル伝送方式)が用いられている。LVDSによる伝送方式は、2本の信号線を対称的に逆相で駆動し、2本の信号線の信号の差を伝送する方式であるため、外部から混入するノイズが打ち消しあって信号に影響を与えにくい等の特長がある。

[0003]

【発明が解決しようとする課題】

しかし、従来、このような方式で画像データ等をメモリから読出し、これを伝送する場合には、メモリからの画像データの読出しに用いられるクロックと、LVDSによる伝送方式で用いられるクロックとは、同一周波数であるか、又は整数比の周波数であった。このため、メモリからの画像データの読出し動作に用いられるクロック、およびLVDSによる伝送の際又は伝送先の回路での動作に用いられるクロックの両者を最適なクロック周波数に設定できない場合があった。

[0004]

本発明は、表示パネルの表示を制御するためのデータの読出し動作、および読み出されたデータの処理動作を適切な周波数のクロックに基づいて実行できる表示パネル駆動装置等を提供することを目的とする。

[0005]

【課題を解決するための手段】

請求項1に記載の表示パネル駆動装置は、表示制御データを記憶するメモリと、第1の周波数の第1のクロックに基づいて前記メモリから前記表示制御データを読み出す読出し手段と、前記読出し手段により読み出された前記表示制御データを転送するデータ転送手段と、前記データ転送手段により転送された前記表示制御データに基づいて表示パネルを駆動する表示パネル駆動部とを備えた表示パネル駆動装置において、前記メモリとデータ転送手段の間にクロック変換回路を設けたことを特徴とする。

[0006]

【発明の実施の形態】

以下、図1~図4を参照して、本発明による表示パネル駆動装置の一実施形態 について説明する。図1は本実施形態の表示パネル駆動装置を示すブロック図で ある。

[0007]

図1に示すように、本実施形態の表示パネル駆動装置100は、表示制御部100Aと、駆動部100Bと、を伝送ラインL1およびL2により互いに接続して構成される。

[0008]

図1に示すように、表示制御部100Aは、アドレスデータを逐次記憶するフレームメモリ1と、フレームメモリ1にアドレスデータを書き込むための書込制御部2と、フレームメモリ1からアドレスデータを読み出すための読出制御部3と、装置各部を制御する制御部4と、制御部4から出力されるクロックおよび読出制御部3から出力される信号HAの論理積をとるアンド回路5と、アドレスデータ等のクロックを変換するクロック変換部6Aと、クロック変換部6Aから出力されたアドレスデータ等のパラレルデータをシリアル差動信号に変換するシリアライザ7と、制御部4の制御データメモリ4aから読み出された各種制御データ等のクロックを変換するクロック変換部6Bと、クロック変換部6Bから出力された各種制御データ等のパラレルデータをシリアル差動信号に変換するシリアライザ11と、を備える。

[0009]

駆動部100Bは、シリアライザ7から伝送ラインL1を介して転送されたシ リアル差動信号を多ビットのパラレルデータに変換するデシリアライザ8と、シ リアライザ11から伝送ラインL2を介して転送されたシリアル差動信号を多ビ ットのパラレルデータに変換するデシリアライザ12と、1ライン分のアドレス データを記憶するシフトレジスタ15、シフトレジスタ15に1ライン分のアド レスデータが蓄積された時点で、1ライン分のアドレスデータをラッチするラッ チ回路16、および1ライン分のアドレスデータに応じて1ライン分のデータパ ルスを発生させ、このデータパルスをプラズマディスプレイパネル30の列電極 Z1~Zmに同時に印加するアドレスドライバ17を具備するアドレスドライバ 部18と、Yサステインパルスをプラズマディスプレイパネル30のサステイン 電極Y1~Ynに同時に印加するサステインドライバ19と、スキャンパルスを サステイン電極 Y 1~ Y n に順次印加するスキャンドライバ20と、 X サステイ ンパルスをプラズマディスプレイパネル30のサステイン電極X1~Xnに同時 に印加するサステインドライバ21と、リセットパルスを発生するリセットパル ス発生回路20A、21A、サステインドライバ19、スキャンドライバ20お よびサステインドライバ21等を制御する駆動制御部22と、を備える。

[0010]

図1に示すように、クロック変換部6Aは、フレームメモリ1から読み出されたアドレスデータを順次記憶するFIF〇(First-In First-Out)メモリ61と、アンド回路5から出力されるシフトクロックを順次記憶するFIFOメモリ62と、制御部4から出力されるパルス生成用制御データを順次記憶するFIFOメモリ63と、を備える。図1に示すように、FIFOメモリ61、FIFOメモリ62およびFIFOメモリ63は、それぞれ制御部4から出力されるクロックAに従って書込み動作を実行するとともに、制御部4から出力されるクロックBに従って読み出し動作を実行する。これらのクロックAおよびクロックBの周波数は、互いに独立して設定することができる。例えば、両者の周波数が同一周波数でなく、かつ整数比にならないようにクロックAおよびクロックBの周波数を設定することもできる。

[0011]

また、クロック変換部6Bは、制御データメモリ4aから読み出されたスキャンドライバ用制御データ、サステインドライバ用制御データ、その他制御データおよびクロックCをそれぞれ順次記憶するFIFOメモリ64、FIFOメモリ65、FIFOメモリ66およびFIFOメモリ67を備える。図1に示すように、FIFOメモリ64、FIFOメモリ65、FIFOメモリ66およびFIFOメモリ67は、それぞれ制御部4から出力されるクロックAに従って書き込み動作を実行するとともに、制御部4から出力されるクロックBに従って読み出し動作を実行する。

[0012]

後述するように、本実施形態の表示パネル駆動装置100では、クロック変換部6Aおよびクロック変換部6Bによって、アドレスデータ、各種制御データ等を取り扱うクロック周波数をクロックAからクロックBに変換するようにしている。これにより、フレームメモリ1、制御データメモリ4a等からのデータの読出し動作と、クロック変換部6Aおよびクロック変換部6Bよりも後段におけるデータの処理動作のクロック周波数を独立して設定することができる。このため、各動作に対しそれぞれ最適なクロック周波数を選択することが可能となる。

[0013]

図1に示すように、シリアライザ7は、制御部4からのクロックBを受けて送信クロックを生成するPLL部71と、フレームメモリ1から読み出されたアドレスデータ、アンド回路6から出力されたシフトクロック、および制御部4から出力されたパルス生成用制御データを制御部4からのクロックBに基づいてそれぞれラッチする入力ラッチ部72と、入力ラッチ部72によりラッチされたパラレルデータをPLL部71からの、制御部4から入力されたクロックBのn倍の周波数のクロックに基づいてシリアル化するパラレル/シリアル変換部73と、パラレル/シリアル変換部73から出力されたシリアルデータをツイストケーブル等からなる伝送ラインL1を介して差動シリアル送信する送信出力部74と、を備える。

[0014]

デシリアライザ8は、伝送ラインL1を介して転送された差動シリアル信号を

受信する受信部81と、伝送ラインL1を介して転送された転送クロックを受けてクロックを生成するPLL部82と、受信部81から出力されるシリアル信号をPLL部82からの、転送クロックのn倍の周波数のクロックに基づいてパラレルデータ化するシリアル/パラレル変換部83と、シリアル/パラレル変換部83から出力されたパラレルデータをPLL部82からのクロックでラッチする出力ラッチ部84と、を備える。なお、上記転送クロックおよび出力ラッチ部84に与えられるクロックは、PLL部71に入力されるクロックBと同一周波数である。

[0015]

図1に示すように、シリアライザ11は、制御部4からのクロックBを受けて送信クロックを生成するPLL部111と、制御データメモリ4aから出力されたスキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データ、およびクロックを、それぞれ制御部4から出力されたクロックBに基づいてラッチする入力ラッチ部112と、入力ラッチ部112によりラッチされたパラレルデータを、制御部5から入力されたクロックのn倍の周波数のクロックに基づいてシリアル化するパラレル/シリアル変換部113と、パラレル/シリアル変換部113から出力されたシリアルデータをツイストケーブル等からなる伝送ラインL2を介して差動シリアル送信する送信出力部114と、を備える。

[0016]

デシリアライザ12は、伝送ラインL2を介して転送された差動シリアル信号を受信する受信部121と、伝送ラインL2を介して転送された転送クロックを受けてクロックを生成するPLL部122と、受信部121から出力されるシリアル信号をPLL部122からの、転送クロックのn倍の周波数のクロックに基づいてパラレルデータ化するシリアル/パラレル変換部123と、シリアル/パラレル変換部123から出力されたパラレルデータをPLL部122からのクロックでラッチする出力ラッチ部124と、を備える。なお、上記転送クロックおよび出力ラッチ部124に与えられるクロックは、PLL部111に入力されるクロックBと同一周波数である。

[0017]

図1に示すように、駆動制御部22には、デシリアライザ12から出力された クロックが与えられ、駆動制御部22はこのクロックに基づいて駆動パルスの発 生タイミングを制御する。

[0018]

次に、表示パネル駆動装置100の動作について説明する。

[0019]

プラズマディスプレイパネル30を駆動する期間としての1フィールドは、複数のサブフィールドSF1~SFNにより構成される。図2に示すように、各サブフィールドには、点灯させるセルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるSF1の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間がさらに設けられている。このリセット期間では、すべてのセルを点灯セル(壁電荷が形成されているセル)に、または消灯セル(壁電荷が形成されていないセル)にリセットする。前者の場合には、所定のセルを消灯セルに切換え、後者の場合には、後続のアドレス期間において所定のセルを点灯セルに切換える。サステイン期間はサブフィールドSF1~SFNの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。

[0020]

図3に示す各サブフィールドのアドレス期間では、1ラインごとにアドレス走査が行われる。すなわち、第1のラインを構成する行電極Y1に走査パルスが印加されると同時に、列電極Z1~Zmに第1のラインのセルに対応するアドレスデータに応じたデータパルスDP1が印加され、次に第2のラインを構成する行電極Y2に走査パルスが印加されると同時に、列電極Z1~Zmに第2のセルに対応するアドレスデータに応じたデータパルスDP2が印加される。第3のライン以下についても同様に走査パルスおよびデータパルスが同時に印加される。最後に、第1のラインを構成する行電極Y1に走査パルスが印加されると同時に、列電極Z1~Z1~Z10年に第100ラインのセルに対応するアドレスデータに応じたデータ電極11~120日に第130日に表示のラインのセルに対応するアドレスデータに応じたデータで行われる。

タパルスDPnが印加される。上記のようにアドレス期間では、所定のセルを点灯セルから消灯セルに、または消灯セルから点灯セルに切換える。

[0021]

このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ点灯セルあるいは消灯セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに点灯セルのみ発光を繰り返す。図3に示すように、サステイン期間では行電極X1~Xnおよび行電極Y1~Ynに対し、XサステインパルスおよびYサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドSFNには、全セルを消灯セルに設定する消去期間が設けられている。

[0022]

次に、プラズマディスプレイパネル30の駆動に用いられるアドレスデータおよび各種制御データ等の信号処理について説明する。

[0023]

図1に示すように、フレームメモリ1から読み出されたアドレスデータ、アンド回路6から出力されたシフトクロック、および制御データメモリ4aから読み出されたパルス生成用制御データは、クロック変換部6AのFIFOメモリ61、FIFOメモリ62およびFIFOメモリ63に、それぞれ順次書き込まれる。クロック変換部6AのFIFOメモリ61、FIFOメモリ62およびFIFOメモリ63から読み出されたアドレスデータ、シフトクロックおよびパルス生成用制御データは、シリアライザ7に入力される。

[0024]

図1に示すように、書込制御部2、読出制御部3および制御データメモリ4Aには、制御部4からのクロックAが供給されており、書込制御部2および読出制御部3によるフレームメモリ1へのアドレスデータの書込み動作、フレームメモリ1からのアドレスデータの読出し動作、および制御データメモリ4Aからのパルス生成用制御データの読出し動作は、クロックAに基づいて実行される。また、クロック変換部6AのFIFOメモリ61、FIFOメモリ62およびFIFOメモリ63へのアドレスデータ、シフトクロックおよびパルス生成用制御デー

タの書込み動作も、クロックAに基づいて実行される。

[0025]

一方、クロック変換部6AのFIFOメモリ61、FIFOメモリ62および FIFOメモリ63からのアドレスデータ、シフトクロックおよびパルス生成用 制御データの読出し動作は、クロックBに基づいて実行される。また、シリアラ イザ7およびデシリアライザ8の動作も、クロックBあるいはクロックBから生 成されたクロックに基づいて実行される。このように、クロック変換部6Aから の各データの読出し動作およびクロック変換部6Aよりも後段における動作は、 クロックBに基づいて実行される。

[0026]

上記のように、本実施形態の表示パネル駆動装置100では、クロック変換部6Aよりも前段に配置されたフレームメモリ1および制御データメモリ4Aからの各データの読出し動作はクロックAに基づいて実行され、クロック変換部6Aからの各データの読出し動作およびクロック変換部6Aよりも後段での動作は、クロックBに基づいて実行される。すなわち、クロック変換部6Aによってクロック変換部6Aよりも前段に配置されたフレームメモリ1の動作のクロック(クロックA)と、クロック変換部6Aよりも後段における、読み出された上記各データの処理動作のクロック(クロックB)とを互いに分離することができる。そして、本実施形態では、クロックAおよびクロックBの周波数を互いに独立して設定することができるため、クロックAおよびクロックBの周波数を互いに独立しての動作に合わせて最適な周波数に設定することが可能となる。

[0027]

クロック変換部6Aから読み出されたアドレスデータ、シフトクロックおよびパルス生成用制御データは、制御部4からのクロックBに基づいて入力ラッチ部72によりラッチされるとともに、パラレル/シリアル変換部73によりシリアル変換され、送信出力部74により差動シリアル伝送方式(LVDS伝送方式)に従った信号に変換される。このようにして得られた差動シリアル信号(LVDS信号)が、伝送ラインL1を介して高速LVDSデータ転送される。ここで、アドレスデータはR、G、Bの各セルに対するサブフィールドごとのビットデー

タ (シリアルデータ) であり、R、G、Bのそれぞれのシリアルデータがシフト クロックおよびパルス生成用制御データとともにシリアライザ7にパラレルに入 力される。これらのパラレルデータが、シリアライザ7においてシリアル変換さ れる。

[0028]

伝送ラインL1を介して転送されたシリアル信号は、デシリアライザ8においてパラレル変換され、元のパラレル信号が復元される。

[0029]

図4はアドレスデータの書込みとラッチイネーブルのタイミングを示す図である。デシリアライザ8から出力されたアドレスデータは1ライン分づつ順次シフトレジスタ15に書き込まれる。図4に示すように、1ライン分の最後のデータ(データェ)を書き込むためのシフトクロックの立ち上がりと同時に、ラッチ回路16に入力されるラッチイネーブルが立ち上がるため、1ライン分のデータ(例えば、データα~データェ)がラッチされてアドレスドライバ17に同時に入力される。これにより、上記のように、アドレス期間において行電極Y1~Ynに順次走査パルスが印加されると同時に、列電極Z1~Zmに所定のアドレスデータに応じたデータパルスDP1~DPnが印加される。このラッチイネーブルはシフトクロックに基づいてラッチイネーブル生成部16Aにおいて生成される

[0030]

ところで、本実施形態では、フレームメモリ1からアドレスデータを読み出している間のみ読出制御部3から信号HAを出力するようにしている。図1に示すように、この信号HAおよび制御部5から出力されるクロックをアンド回路6に入力することによって、信号HAが出力されている(「H」となっている)期間のみクロックを通過させ、シフトクロックとして出力している。すなわち、フレームメモリ1からアドレスデータが読み出されていない期間には、シフトクロックの供給を停止するようにしている。このため、図4に示すように、アドレスデータが読み出されていない期間はシフトクロックが供給されないので、この間、シフトレジスタ15のデータが更新されず、シフトレジスタ15では正規のラッ

チイネーブルの信号が立ち上がったときの記憶状態が維持される。このため、図4に示すように、ノイズがラッチイネーブルに重畳された場合でも、ノイズによりラッチされるデータが正規のアドレスデータと同一となる。したがって、ノイズによって誤ったタイミングでアドレスデータがラッチされたとしてもプラズマディスプレイ30には正常なアドレスデータに従ったデータパルスが印加されることとなる。

[0031]

デシリアライザ8から出力されたパルス生成用制御データは、アドレスドライバ17に向けて駆動パルスを出力するアドレス共振電源回路17A(図1)に設けられたスイッチのオン/オフを制御するためのデータである。アドレス共振電源回路17Aは、上記スイッチを規則的にオン/オフした際の共振を利用して所定の電源電圧を得るための回路であるが、その詳細については省略する。

[0032]

次に、図1に示すように、制御データメモリ4Aから読み出されたスキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データおよびクロックCは、クロック変換部6BのFIFOメモリ64、FIFOメモリ65、FIFOメモリ66およびFIFOメモリ67に、それぞれ順次書き込まれる。クロック変換部6BのFIFOメモリ64、FIFOメモリ65、FIFOメモリ66およびFIFOメモリ67から読み出されたスキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データおよびクロックCは、シリアライザ11に入力される。

[0033]

図1に示すように、制御データメモリ4Aには制御部4からのクロックAが供給されており、制御データメモリ4Aからの各制御データの読出し動作は、クロックAに基づいて実行される。また、クロック変換部6BのFIFOメモリ64、FIFOメモリ65、FIFOメモリ66およびFIFOメモリ67へのスキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データおよびクロックCの書込み動作も、クロックAに基づいて実行される。

[0034]

一方、クロック変換部6BのFIFOメモリ64、FIFOメモリ65、FIFOメモリ66およびFIFOメモリ67からのスキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データおよびクロックCの読出し動作は、クロックBに基づいて実行される。また、シリアライザ11およびデシリアライザ12の動作も、クロックBあるいはクロックBから生成されたクロックに基づいて実行される。このように、クロック変換部6Bからの各データの読出し動作およびクロック変換部6Bよりも後段における動作は、クロックBに基づいて実行される。

[0035]

上記のように、本実施形態の表示パネル駆動装置100では、クロック変換部6Bよりも前段に配置された制御データメモリ4Aからの各データの読出し動作はクロックAに基づいて実行され、クロック変換部6Bからの各データの読出し動作およびクロック変換部6Bよりも後段での動作は、クロックBに基づいて実行される。すなわち、クロック変換部6Bによってクロック変換部6Bよりも前段に配置された制御データメモリ4Aからの各制御データ読出し動作のクロック(クロックA)と、クロック変換部6Bよりも後段における、読み出された上記各制御データの処理動作のクロック(クロックB)とを互いに分離することができる。そして、本実施形態では、クロックAおよびクロックBの周波数を互いに独立して設定することができるため、クロックAおよびクロックBの周波数を、それぞれの動作に合わせて最適な周波数に設定することが可能となる。

[0036]

図1に示すように、クロック変換部6Bから読み出されたスキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データ、およびクロックCは、制御部4からのクロックBに基づいて入力ラッチ部112によりラッチされるとともに、パラレル/シリアル変換部113によりシリアル変換され、送信出力部114により差動シリアル伝送方式(LVDS伝送方式)に従った信号に変換される。このようにして得られた差動シリアル信号(LVDS信号)が、伝送ラインL2を介して高速LVDSデータ転送される。ここ

で、スキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データ、およびクロックCはシリアライザ11にパラレルに入力され、これらのパラレルデータが、シリアライザ11においてシリアル変換される。

[0037]

伝送ラインL2を介して転送されたシリアル信号は、デシリアライザ12においてパラレル変換され、元のパラレル信号が復元される。

[0038]

デシリアライザ12から出力されたスキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データは、それぞれ駆動制御部22に入力される。駆動制御部22では、スキャンドライバ用制御データに基づいてスキャンドライバ20に設けられたスイッチング素子をオン/オフする信号を、サステインドライバ用制御データに基づいてサステインドライバ19,21に設けられたスイッチング素子をオン/オフする信号を、その他のパルス生成用制御データに基づいてリセットパルス制御部20A,21Aに設けられたスイッチング素子をオン/オフする信号等を、それぞれ生成する。

[0039]

以上説明したように、本実施形態の表示パネル駆動装置100では、クロック変換部6Aおよびクロック変換部6Bを設けているので、クロック変換部6Aまたはクロック変換部6Bの前段におけるデータの読出し動作のクロックと、クロック変換部6Aまたはクロック変換部6Bの後段での、読み出された上記データを処理する動作のクロックとを互いに分離することができる。このため、それぞれの動作のクロック周波数を最適化できる。

[0040]

なお、表示パネル駆動装置100では、アドレスデータおよびシフトクロックの両者をシリアライザ7により一連のシリアルデータに変換して転送しており、いわばシフトクロックもアドレスデータと同時にデータ化したうえで両者を一括して転送している。このため、アドレスデータとシフトクロックとの間でスキューが発生するおそれがない。また、表示パネル駆動装置100では、スキャンド

ライバ用制御データ、サステインドライバ用制御データおよびその他のパルス生成用制御データ等の制御データと、クロックCとをシリアライザ11により一連のシリアルデータに変換して転送している。このため、これらの制御データとクロックCとの間でスキューが発生するおそれがない。したがって、スキューを打ち消すための遅延回路等、タイミング合わせのための手段を必要としないという利点がある。

[0041]

また、本実施形態では、LVDSを用いた差動シリアル伝送方式を採用しているため、ノイズの影響を受けにくく、外部に対するノイズの輻射が減少する等の利点がある。

[0042]

上記実施形態におけるアドレスデータ、パルス生成用制御データ、スキャンドライバ用制御データ、サステインドライバ用制御データ、その他のパルス生成用制御データは、それぞれ、請求項に記載された「表示制御データ」に対応する。なお、表示制御データは、上記実施形態で示されたデータに限定されない。

[0043]

上記実施形態におけるフレームメモリ1および制御データメモリ4Aは、それ ぞれ、請求項に記載された「メモリ」に対応する。

[0044]

上記実施形態では、表示パネルとしてプラズマディスプレイパネルを例示しているが、本発明は表示パネルとして液晶表示パネル、EL表示パネル等の各種表示パネルに対し適用できる。

【図面の簡単な説明】

【図1】

本実施形態の表示パネル駆動装置を示すブロック図。

【図2】

- 1 フィールドの構成を示す図。

【図3】

1サブフィールド内の駆動パルスを示す図。

【図4】

ラッチイネーブルによりラッチされるアドレスデータを示す図。


【符号の説明】

- 1 フレームメモリ(メモリ)
- 3 読出制御部(読出し手段)
- 4 A 制御データメモリ (メモリ)
- 6A クロック変換部(クロック変換回路)
- 6B クロック変換部(クロック変換回路)
- 7,11 シリアライザ (データ転送手段)
- 30 プラズマディスプレイパネル (表示パネル)
- 61~67 FIFOメモリ
- 71, 111 PLL回路(第1のPLL回路)
- 73, 113 パラレル/シリアル変換器
- 74,114 送信出力部(転送部)
- 82, 122 PLL回路(第2のPLL回路)
- 83,123 シリアル/パラレル変換器
- . L1, L2 伝送ライン
 - 100B 駆動部(表示パネル駆動部)


【書類名】

図面


【図1】




【図2】



【図3】



【図4】



【書類名】 要約書

【要約】

【課題】 表示パネルの表示を制御するためのデータの読出し動作、および読み 出されたデータの処理動作を適切な周波数のクロックに基づいて実行できる表示 パネル駆動装置等を提供する。

【解決手段】 アドレスデータを記憶するフレームメモリ1と、クロックAに基づいてフレームメモリ1からアドレスデータを読み出す読出制御部3と、読出制御部3により読み出されたアドレスデータを転送するシリアライザ7と、シリアライザ7により転送されたアドレスデータに基づいてプラズマディスプレイパネル30を駆動する駆動部100Bとを備える。そして、フレームメモリ1とシリアライザ7との間にFIFOメモリ61~63を配置することにより、アドレスデータの読出し動作のクロック(クロックA)と、読み出されたアドレスデータの処理動作データのクロック(クロックB)とを分離する。

【選択図】 図1

出願人履歴情報

識別番号

[000005016]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都目黒区目黒1丁目4番1号

氏 名 パイオニア株式会社

出願人履歴情報

識別番号

[398050283]

1. 変更年月日

1998年 7月16日

[変更理由]

新規登録

静岡県袋井市鷲巣字西ノ谷15の1

住 所氏 名

静岡パイオニア株式会社